https://www.opennet.ru/openforum/vsluhforumID3/50018.html "clang/llvm can compile booting FreeBSD kernel on (http://groups.google.com/group/mailing.freebsd.current/browse_thread/thread/03f418c24ccf7873/a158953d9a1e9897?show_docid=a158953d9a1e9897)" - сборка ядра FreeBSD компилятором clang/llvm (http://clang.llvm.org/), компилирующего Си/С++ программы в промежуточный байткод RISC подобных виртуальных инструкций (низкоуровневая виртуальная машина с многоуровневой системой оптимизации). Инструкцию по сборке можно найти здесь (http://wiki.freebsd.org/BuildingFreeBSDWithClang).<br><br>URL: http://groups.google.com/group/mailing.freebsd.current/browse_thread/thread/03f418c24ccf7873/a158953d9a1e9897?show_docid=a158953d9a1e9897<br>Новость: http://www.opennet.ru/opennews/art.shtml?num=20491<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#11 Sat, 28 Feb 2009 10:39:30 GMT &gt;&gt;что-то мне подсказывает что современные интеля по сути своей risc, а поверх <br>&gt;&gt;этого уже наворочано... <br>&gt;<br>&gt;Правильно подсказано - большинство CISCов нынче - это risc-like ядра (несколько ALU <br>&gt;и прочих блоков, оперирующих относительно простыми операциями) прикрытые декодерами сложных инструкций <br>&gt;которые разбивают сложную команду на несколько простых микро-операций (uOPS) :).<br><br>А в AMD Athlon микрооперации, к тому же, объединяются в мАкрооперации, из-за чего почти не бывает "пробусковки" конвеера. В Intel P4 ранее "как бы выполненная" микрооперация снова отправляется на выполнение в начало конвеера с "постепенно" известными аргументами-результатами выполнения других операций. RISC-ядро на то и ускоряют по частоте, потому что при этом выполнение инструкций на нём практически ничего не стоит &#8212; в суперскалярной архитектуре можно пускать микрооперации по второму и третьему кругу.<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#10 Fri, 27 Feb 2009 22:59:39 GMT раздаете?<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#9 Fri, 27 Feb 2009 22:50:23 GMT &gt;что-то мне подсказывает что современные интеля по сути своей risc, а поверх <br>&gt;этого уже наворочано... <br><br>Правильно подсказано - большинство CISCов нынче - это risc-like ядра (несколько ALU и прочих блоков, оперирующих относительно простыми операциями) прикрытые декодерами сложных инструкций которые разбивают сложную команду на несколько простых микро-операций (uOPS) :).Как правило сложные команды преобразуются в простые декодером на основе ROM.То что содержится в этом ROM называется микрокодом.Подозреваю что "обновления микрокода" (которые иногда выпускают интель и амд) обновляют как минимум и вот это вот ROM при нужде.<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#8 Fri, 27 Feb 2009 22:34:30 GMT &gt; А исполнять скомпилённое ядро на чём?<br><br>На процессоре. Сходите уже по ссылке.<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#7 Fri, 27 Feb 2009 21:49:08 GMT что-то мне подсказывает что современные интеля по сути своей risc, а поверх этого уже наворочано...<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#6 Fri, 27 Feb 2009 21:23:35 GMT отдать Вам парочку?<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#5 Fri, 27 Feb 2009 19:59:48 GMT &gt;вот и сан на двух стульях оказался - с одной стороны java, <br>&gt;с другой - спарки... выбрали жабу... что-то скоро прикроют... догадайтесь что. <br><br>??? сомневаюсь. сановские сервера это не просто другая форма корпуса с другим процессором, и не жавой единой...<br><br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#4 Fri, 27 Feb 2009 18:19:10 GMT на чём хочешь... этож виртуальная машина.<br>risc - это вообще не плохо. вот только никто развивать не стал.<br>вот и сан на двух стульях оказался - с одной стороны java, с другой - спарки... выбрали жабу... что-то скоро прикроют... догадайтесь что. :-D<br> https://www.opennet.ru/openforum/vsluhforumID3/50018.html#3 Fri, 27 Feb 2009 17:02:58 GMT А исполнять скомпилённое ядро на чём?<br>